Juan Luis Aragón lleva a cabo la codirección de una tesis doctoral en Princeton

El profesor de la FIUM se encuentra realizando una estancia de investigación en la conocida universidad norteamericana.

Recientemente se ha defendido una Tesis Doctoral en la Universidad de Princeton, por el doctorando Tae Jun Ham, y codirigida por la Profesora M. Martonosi y el Profesor Juan L. Aragón de la Universidad de Murcia.

Los futuros sistemas de computación emplearán de forma común ecosistemas heterogéneos donde se mezclen núcleos de propósito general con aceleradores especializados. Sin embargo, esta heterogeneidad y especialización plantea nuevos retos como el diseño de mecanismos de comunicación eficientes. No basta con el escenario actual donde un sistema heterogéneo combina CPUs con aceleradores para ejecutar por un lado la parte secuencial (en la CPU) y por otro lado el kernel/fase paralela (en el acelerador), pero sin una cooperación real. Es necesario una interacción más sofisticada entre los diferentes dispositivos y la memoria para obtener el máximo rendimiento a la vez que se eviten los fatídicos problemas de inanición de datos.

Esta estancia se centra en desarrollar una línea de investigación en colaboración con la Profesora Margaret Martonosi de la Universidad de Princeton consistente en la gestión eficiente de la comunicación de datos entre la memoria y las unidades de procesamiento donde coexisten dispositivos (aceleradores) especializados en el acceso a la jerarquía de memoria junto a otros dispositivos especializados en las tareas de cómputo. Se pretende explorar un enfoque de gran potencial como son las arquitecturas heterogéneas desacopladas basadas en aceleradores especializados. Mediante la aplicación del modelo de ejecución "desacoplado" (DAE ¿ Decoupled Access-Execute model) podemos diseñar aceleradores que accedan a los datos de forma anticipada y para alimentar de forma eficiente a numerosos núcleos/aceleradores de cómputo. El objetivo final es la eliminación de uno de los principales cuellos de botella de los sistemas de computación densos, el conocido como "memory wall", proporcionando un acceso a memoria de latencia cero, a la vez que se reduce el ancho de banda requerido, con el fin de mejorar del rendimiento y la eficiencia energética de todo el sistema.